FIFO 리클러킹
입력 데이터 스트림을 버퍼에 저장한 뒤 독립된 저지터 클럭으로 다시 출력한다.
Pace-Car는 디지털 소스와 DAC 사이에 배치해 입력 데이터의 타이밍을 독립 클럭으로 재정렬하는 DDC이다. S/PDIF 동축·AES/EBU·Toslink·Empirical Audio I²S를 모듈식으로 구성할 수 있으며, 소스기기에 마스터 클럭을 제공하는 방식도 지원한다.
입력 데이터 스트림을 버퍼에 저장한 뒤 독립된 저지터 클럭으로 다시 출력한다.
소스와 DAC의 인터페이스에 맞춰 S/PDIF, AES/EBU, Toslink 및 Empirical Audio I²S 구성을 선택한다.
호환 소스기기에 워드 클럭 또는 마스터 클럭을 제공해 동기화 구성에 활용한다.
버퍼 기록과 출력 재생에 서로 독립된 클럭을 사용해 입력 소스의 타이밍 영향을 낮추도록 설계한다.
기본 클럭 외에 Superclock4 또는 Ultraclock 계열 클럭을 선택할 수 있는 구조이다.
Empirical Audio 규격 I²S 연결로 S/PDIF 변환 단계를 줄이는 구성을 제공한다.
리클러킹 구성에서는 배경의 정돈감, 이미지 초점과 공간 표현의 안정성을 중시하는 경향이다. 변화의 정도는 소스기기의 지터 특성, DAC의 입력단, 연결 인터페이스와 클럭 구성에 따라 달라진다.