[AudioGraph] Harmony µDDC

제품 개요

Harmony µDDC는 USB·I²S·AES/EBU·동축 입력 신호를 처리해 I²S로 전송하는 DDC이다. 초저위상노이즈 펨토 클럭, FPGA·CPLD 처리부, 독자 FIFO 버퍼와 리클럭 설계를 적용했으며 외부 10MHz 마스터 클럭 입력도 지원한다.

기본 정보

제품 유형DDC

전원 규격미표기

국가싱가포르

제품 등급고급

가격1,590,000원

판매 상태판매

핵심 스펙

입력USB, I²S, AES/EBU, Coaxial

출력I²S

최대 PCMPCM 768kHz

최대 DSDDSD512 / 22.5792MHz

클럭 입력10MHz, 50Ω, Square/Sine wave

크기168 × 98 × 50mm

무게0.6kg

디지털 처리

리클럭지원

갈바닉 절연지원

클럭 구조초저위상노이즈 펨토 클럭 / 외부 10MHz 마스터 클럭 지원

샘플레이트 변환미지원

PCM-to-DSD 변환미지원

주요 기능

다중 디지털 입력

USB·I²S·AES/EBU·동축 입력을 받아 I²S 출력으로 통합한다.

FIFO 리클럭

독자 FIFO 버퍼와 리클럭 처리로 입력 신호의 타이밍을 재정렬한다.

외부 10MHz 동기화

50Ω 규격의 Square 또는 Sine 외부 10MHz 마스터 클럭을 연결할 수 있다.

고해상도 전송

USB와 I²S 입력에서 PCM 768kHz 및 DSD512 전송을 지원한다.

설계 특징

FPGA·CPLD 디지털 처리

Intel Altera Cyclone FPGA와 CPLD를 조합해 신호 라우팅과 타이밍 처리를 담당한다.

절연 I²S 출력

I²S 출력단에 갈바닉 절연을 적용해 연결 기기 사이의 전기적 노이즈 경로를 분리한다.

펨토 클럭

초저위상노이즈 펨토 클럭을 내부 기준 클럭으로 사용한다.

CNC 알루미늄 섀시

항공 등급 알루미늄 단일 블록을 CNC 가공한 컴팩트 섀시를 사용한다.

사운드 성향

연결한 소스와 DAC, I²S 호환 방식에 따라 변화 폭이 달라진다. 반복된 평가에서는 리클럭 사용 시 저역 윤곽과 배경의 정숙함, 무대의 선명도와 분리도가 높아지는 경향이 언급된다. 한편 이미 선명하거나 저역이 가벼운 시스템에서는 보다 단단하고 직접적인 표현이 상대적으로 얇게 느껴질 수 있다.