[AudioGraph] SU-2

제품 개요

SU-2는 USB 오디오 소스를 외부 DAC의 AES/EBU, S/PDIF 또는 HDMI 기반 I²S 입력으로 전달하는 DDC이다. ARM Cortex-M4 기반 USB 제어부와 대용량 FPGA를 사용하며, 전면·후면 스위치 설정을 통해 I²S 신호 배열과 BNC 단자의 S/PDIF·클럭 출력을 구성할 수 있다. USB 연결 없이 워드 클럭 또는 마스터 클럭을 출력하는 독립 클럭 장치로도 운용한다.

기본 정보

제품 유형DDC

전원 규격미표기

국가중국

제품 등급고급

가격미표기

판매 상태판매

핵심 스펙

입력USB Type-B, 10MHz BNC

출력AES/EBU, Coaxial S/PDIF (RCA/BNC), I²S over HDMI, MCLK/WCLK

최대 PCMPCM 768kHz / 32bit

최대 DSDDSD1024 / 45.1584MHz

클럭 입력10MHz BNC / 50Ω

크기234 × 170 × 46mm

무게1.8kg

디지털 처리

리클럭지원

갈바닉 절연지원

클럭 구조ACCUSILICON AS-318B 기반 저위상잡음 클럭, 10MHz 외부 기준 클럭 입력

샘플레이트 변환미지원

PCM-to-DSD 변환미지원

주요 기능

다중 디지털 출력

USB 입력을 AES/EBU, RCA·BNC S/PDIF 및 HDMI 기반 I²S로 변환한다.

고해상도 신호 전송

I²S 출력에서 최대 PCM 768kHz와 DSD1024 신호 전송을 지원한다.

독립 마스터 클럭 운용

USB를 연결하지 않은 상태에서 워드 클럭 또는 마스터 클럭을 출력할 수 있다.

I²S 배열 설정

본체 스위치로 DSD ON, BCLK, LRCLK 및 DATA 신호 배열을 조정한다.

외부 10MHz 클럭 동기화

50Ω BNC 입력으로 외부 10MHz 기준 클럭을 수용한다.

설계 특징

ARM Cortex-M4 USB 제어부

ARM Cortex-M4 기반 마이크로프로세서가 USB 데이터 처리를 담당한다.

대용량 FPGA 처리

대용량 FPGA가 디지털 오디오 데이터 처리와 신호 정형을 수행한다.

전 경로 절연 설계

150Mbps 절연 칩을 사용해 PC 측 접지 및 신호 간섭의 유입을 억제한다.

소스 동기화와 FPGA 재정형

절연 이후의 I²S 신호를 FPGA로 재정형해 절연 단계에서 발생할 수 있는 부가 지터를 줄인다.

다중 독립 LDO 전원부

클럭부를 포함한 각 회로에 독립 LDO 전원을 배치하고 클럭부에는 초저노이즈 LDO를 적용한다.

사운드 성향

미표기