FIFO 리클러킹
입력 데이터 스트림을 버퍼에 저장한 뒤 독립된 저지터 클럭으로 다시 출력한다.
Pace-Car 2는 디지털 소스와 DAC 사이에 배치해 입력 데이터의 타이밍을 독립 클럭으로 재정렬하는 DDC이다. S/PDIF 동축·AES/EBU·Toslink·Empirical Audio I²S를 모듈식으로 구성할 수 있으며, 소스기기에 마스터 클럭을 제공하는 방식도 지원한다. 무선 소스의 디지털 출력 지터를 낮추는 데서 출발해 CD 트랜스포트와 컴퓨터 오디오에도 확장된 모델이다.
입력 데이터 스트림을 버퍼에 저장한 뒤 독립된 저지터 클럭으로 다시 출력한다.
소스와 DAC의 인터페이스에 맞춰 S/PDIF, AES/EBU, Toslink 및 Empirical Audio I²S 구성을 선택한다.
호환 소스기기에 워드 클럭 또는 마스터 클럭을 제공해 동기화 구성에 활용한다.
버퍼 기록과 출력 재생에 서로 독립된 클럭을 사용해 입력 소스의 타이밍 영향을 낮추도록 설계한다.
기본 클럭 외에 Superclock4 또는 Ultraclock 계열 클럭을 선택할 수 있는 구조이다.
Empirical Audio 규격 I²S 연결로 S/PDIF 변환 단계를 줄이는 구성을 제공한다.
Pace-Car 2를 무선 소스와 DAC 사이에 사용한 청음에서는 악기 위치가 명료해지고 저역의 시작과 정지가 분명해졌다는 평가가 있다. 배경의 정숙도와 무대 깊이도 좋아져 압축적으로 들리던 디지털 출력이 더 자연스럽게 펼쳐지는 쪽이다. 소스와 워드·마스터 클럭으로 동기화할지, 입력 신호를 추적할지에 따라 운용 조건이 다르다. DAC의 S/PDIF·AES·I²S 수신부와 클럭 옵션에 따라 체감 변화가 달라진다.